電気通信大学 大学院情報理工学研究科 本多・三輪・八巻研究室
(English version is here)

三輪 忍 (電気通信大学 大学院情報理工学研究科 准教授)

生年月日

1977年6月30日生

学歴

2000年3月 京都大学 工学部 情報学科 卒業
2002年3月 京都大学 大学院情報学研究科 通信情報システム専攻 修士課程 修了
2005年3月 京都大学 大学院情報学研究科 通信情報システム専攻 博士後期課程 研究指導認定退学
2007年11月 京都大学 博士 (情報学)

職歴

2005年4月〜2007年12月 京都大学 大学院法学研究科 助手
2008年1月〜2011年3月 東京農工大学 大学院工学府 特任助教
2011年4月〜2015年2月 東京大学 大学院情報理工学系研究科 助教
2015年3月〜2016年3月 電気通信大学 大学院情報システム学研究科 准教授
2016年4月〜 電気通信大学 大学院情報理工学研究科 准教授(組織再編による)
2017年2月〜 東京大学 大学院情報理工学系研究科 客員研究員
2017年4月〜2018年3月 Lawrence Livermore National Laboratory, Visiting Scientists and Professionals(予定)

研究テーマ

コンピュータ・アーキテクチャ,高性能計算,システム・ソフトウェア,組み込みシステム

受賞等

指導・共著学生の賞歴

担当科目

2017年度

過去の担当科目

連絡先

〒182-8585 東京都調布市調布ヶ丘1-5-1 電気通信大学 西地区 情報システム学研究科棟(IS棟) 5階 521号室
042-443-5640
miwa 'at' hpc.is.uec.ac.jp

所属学会

ACM, IEEE,情報処理学会,電子情報通信学会

学会活動

国際会議/ワークショップ

国内

外部委員


競争的資金

代表/分担 課題名 資金名 期間
主たる共同研究者(代表:近藤正章) ポストペタスケールシステムのための電力マネージメントフレームワークの開発 JST CREST 研究領域「ポストペタスケール高性能計算に資するシステムソフトウェア技術の創出」 2012.10〜2018.3(予定)
研究代表者 ノーマリーオフコンピューティング基盤技術開発 東芝との共同研究(NEDO ITイノベーションプログラムによる) 2015.5〜2016.2
研究分担者(代表:中村宏) ノーマリーオフコンピューティング基盤技術開発 ルネサス,東芝,ロームの3社との共同研究(NEDO ITイノベーションプログラムによる) 2011.10〜2015.2(事業期間全体:2011.10〜2016.3)
研究協力者(代表:石川裕) レイテンシコアの高度化・高効率化による将来のHPCIシステムに関する調査研究 文部科学省 「将来のHPCIシステムのあり方の調査研究」 2012.10〜2014.3
研究代表者 ヒート・スプレッド指向プロセッサに関する研究 科学研究費補助金 若手研究(B) 2012.4〜2014.3
研究分担者(代表:中村宏) センシングデータの制御アルゴリズムの検討 日立製作所との共同研究(NEDO IT融合プログラムによる) 2012.12〜2014.2
研究分担者(代表:中村宏) NoC型メニーコアSoCのアーキテクチャレベル設計最適化の研究 STARC 共同研究 2011.4〜2013.3(事業期間全体:2010.4〜2013.3)
研究協力者(代表:市川晴久) ULP統合システム向け超低電力システムLSIの実証評価 JST CREST 研究領域「情報システムの超低消費電力化を目指した技術革新と統合化技術」 2011.10〜2013.3
研究協力者(代表:中村宏) 革新的電源制御による次世代超低電力高性能システムLSIの研究 JST CREST 研究領域「情報システムの超低消費電力化を目指した技術革新と統合化技術」 2011.4〜2011.9(事業期間全体:2006.10〜2011.9)
研究分担者(代表:中條拓伯) プロセッサマイクロアーキテクチャ教育・研究開発のためのスケーラブルFPGAシステム JST 産学官共同シーズイノベーション化事業顕在化ステージ 2009.12〜2010.11

発表論文

論文誌

  1. Y. He, M. Kondo, T. Nakada, H. Sasaki, S. Miwa, and H. Nakamura, A Runtime Optimization Selection Framework to Realize Energy Efficient Network-on-Chip, IEICE TRANSACTIONS on Information and Systems, Vol.E99-D, No.5, pp.1-10 (2016).
  2. 三輪 忍,會田 翔,安島 雄一郎,清水 俊幸,安里 彰,中村 宏, 実HPC環境におけるEEEの電力/性能評価, 情報処理学会論文誌 コンピューティングシステム,Vol.7,No.4,pp.67-83 (2014).
  3. S. Miwa, and C. R. Lefurgy, Evaluation of Core Hopping on POWER7, ACM SIGMETRICS Performance Evaluation Review, Special Issue on Greenmetrics 2014, pp.11-16 (2014) (also appeared in the 2014 GreenMetrics Workshop, 6 pages, Jun 2014).
  4. 有間 英志,薦田 登志矢,中田 尚,三輪 忍,野口 紘希,野村 久美子,安部 恵子,藤田 忍,中村 宏, 低CPU負荷を考慮したSTT-MRAMラスト・レベル・キャッシュの要求性能の解析, 電子情報通信学会論文誌,Vol.J97-A, No.10, pp.629-647 (2014).
  5. T. Nakada, K. Okamoto, T. Komoda, S. Miwa, Y. Sato, H. Ueki, M. Hayashikoshi, T. Shimizu, and H. Nakamura, Design Aid of Multi-core Embedded Systems with Energy Model, 情報処理学会論文誌 コンピューティングシステム,Vol.7, No.3, pp.37-46 (2014).
  6. S. Miwa, S. Aita, and H. Nakamura, Performance Estimation of High Performance Computing Systems with Energy Efficient Ethernet Technology, Journal of Computer Science - Research and Development, Vol.29, Issue 3-4, pp.161-169, Springer (2014) (also appeared in International Conference on Energy-Aware High Performance Computing (EnA-HPC'13), 8 pages, Sep 2013).
  7. S. Miwa, T. Inoue, and H. Nakamura, Area-Efficient Microarchitecture for Reinforcement of Turbo Mode, IEICE TRANSACTIONS on Information and Systems, Vol.E97-D, No.5, pp.1196-1210 (2014).
  8. 有間 英志,薦田 登志矢,中田 尚,三輪 忍,中村 宏, キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ, 情報処理学会論文誌 コンピューティングシステム,Vol.6,No.3,pp.118-130 (2013).
  9. K. Kim, S. Takeda, S. Miwa, and H. Nakamura, Evaluation of a New Power-Gating Scheme Utilizing Data Retentiveness on Caches, IEICE TRANSACTIONS on Electronics, Communications and Computer Sciences, Vol.E95-A, No.12, pp.2301-2308 (Dec 2012).
  10. P. Waskito, S. Miwa, Y. Mitsukura, and H. Nakajo, Evaluation of GPU-based Empirical Mode Decomposition for Off-line Analysis, IEICE TRANSACTIONS on Information and Systems, Vol.E94-D,No.12,pp.2328-2337 (Dec 2011).
  11. 太田淳,三輪 忍,中條 拓伯, Android端末におけるハードウェアによるJavaの高速化手法の提案, 情報処理学会論文誌 コンピューティングシステム,Vol.4,No.3,pp.115-132 (2011).
  12. J. Yao, S. Miwa, H. Shimada, and S. Tomita, A Fine-Grained Runtime Power/Performance Optimization Method for Processors with Adaptive Pipeline Depth, Journal of Computer Science and Technology, Vol.26, No.2, pp.292-301 (2011).
  13. 三輪 忍,張 鵬,横山 弘基,堀部 悠平,中條 拓伯, キャッシュを用いたレジスタ・マップ表の回路面積削減, 情報処理学会論文誌 コンピューティングシステム,Vol.3,No.3,pp.44-55 (2010).
  14. 小笠原 嘉泰,三輪 忍,中條 拓伯, SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替方式, 情報処理学会論文誌 コンピューティングシステム,Vol.2,No.3,pp.12-25 (2009).
  15. J. Yao, K. Ogata, H. Shimada, S. Miwa, H. Nakashima, and S. Tomita, An Instruction Scheduler for Dynamic ALU Cascading Adoption, 情報処理学会論文誌 コンピューティングシステム, Vol.2, No.2, pp.30-47 (2009).
  16. J. Yao, S. Miwa, H. Shimada, and S. Tomita, A Dynamic Control Mechanism for Pipeline Stage Unification by Identifying Program Phases, IEICE TRANSACTIONS on Information and Systems, Vol. E91-D, No. 4, pp.1010-1022 (Apr 2008).
  17. 三輪 忍,一林 宏憲,入江 英嗣,五島 正裕,富田 眞治, 小容量 RAM を用いたオペランド・バイパスの複雑さの低減手法, 情報処理学会論文誌 コンピューティングシステム (ACS 19),Vol.48,No.SIG13,pp.58-69 (2007).
  18. 三輪 忍,福山 智久,嶋田 創,五島 正裕,中島 康彦,森 眞一郎,富田 眞治, パス情報を用いた分岐フィルタ機構, 情報処理学会論文誌 コンピューティングシステム (ACS 15),Vol.47,No.SIG12,pp.108-118 (2006).

国際会議(一般論文)

  1. S. Miwa, and H. Nakamura, Profile-Based Power Shifting in Interconnection Networks with On/Off Links, The International Conference for High Performance Computing, Networking, Storage and Analysis (SC15), pp.37:1-37:11 (Nov 2015) (acceptance rate: 79/358=22%).
  2. E. Arima, H. Noguchi, T. Nakada, S. Miwa, S. Takeda, S. Fujita, and H. Nakamura, Immediate Sleep: Reducing Energy Impact of Peripheral Circuits in STT-MRAM Caches, The 33rd IEEE International Conference on Computer Design (ICCD'15), pp.157-164 (Oct 2015) (acceptance rate: 83/269=31%).
  3. T. Nakada, T. Shigematsu, T. Komoda, S. Miwa, Y. Sato, H. Ueki, M. Hayashikoshi, T. Shimizu, and H. Nakamura, Data-aware Power Management for Periodic Real-time Systems with Non-Volatile Memory, The 3rd IEEE Nonvolatile Memory Systems and Applications Symposium (NVMSA'14), 6 pages (2014).
  4. T. Komoda, S. Hayashi, T. Nakada, S. Miwa, and H. Nakamura, Power Capping of CPU-GPU Heterogeneous Systems through Coordinating DVFS and Task Mapping, The 31st IEEE International Conference on Computer Design (ICCD'13), pp.349-356 (Oct 2013) (acceptance rate: 56/223=25%).
  5. T. Nakada, S. Miwa, K. Yano, and H. Nakamura, Performance Modeling for Designing NoC-based Multiprocessors, IEEE International Symposium on Rapid System Prototyping (RSP'13), pp.30-36 (Oct 2013).
  6. T. Komoda, N. Maruyama, S. Miwa, and H. Nakamura, Integrating Multi-GPU Execution in an OpenACC Compiler, The 42nd International Conference on Parallel Processing (ICPP'13), pp.260-269 (Oct 2013) (acceptance rate: 59/193=31%).
  7. Y. He, H. Sasaki, S. Miwa, and H. Nakamura, McRouter: Multicast within a Router for High Performance Network-on-Chips, The 22nd International Conference on Parallel Architectures and Compilation Techniques (PACT'13), pp.319-329 (Sep 2013) (acceptance rate: 36/208=17%).
  8. H. Noguchi, K. Nomura, K. Abe, S. Fujita, E. Arima, K. Kim, T. Nakada, S. Miwa, and H. Nakamura, D-MRAM Cache: Enhancing Energy Efficiency with 3T-1MTJ DRAM/MRAM Hybrid Memory, Design, Automation & Test in Europe (DATE'13), pp.1813-1818 (Mar 2013) (acceptance rate: 206/829=25%).
  9. S. Takeda, S. Miwa, K. Usami, and H. Nakamura, Stepwise Sleep Depth Control for Run-Time Leakage Power Saving, 2012 Great Lakes Symposium on VLSI (GLSVLSI'12), pp.233-238 (May 2012) (acceptance rate: 41/144=28%).
  10. S. Takeda, S. Miwa, K. Usami, and H. Nakamura, Efficient Leakage Power Saving by Sleep Depth Controlling for Multi-mode Power Gating, The 13th International Symposium on Quality Electronic Design (ISQED'12), pp.627-634 (Mar 2012).
  11. H. Yokoyama, Y. Horibe, P. Zhang, S. Miwa, and H. Nakajo, An Effective Replacement Policy Focusing on Lifetime of a Cache Line, International Conference on Computer Design (CDES'10), pp.146-152 (2010).
  12. Y. Ogasawara, P. Waskito, S. Miwa, and H. Nakajo, Dynamic Switching Techniques of Accessing L1/L2 Cache on an SMT Processor, International Conference on Computer Design (CDES'09), pp.171-177 (2009).
  13. J. Yao, H. Shimada, K. Ogata, S. Miwa, and S. Tomita, Improving Effectiveness of Pipeline Stage Unification via ALU Cascading, 12th IEEE Symposium on Low-Power and High-Speed Chips (COOL Chips XII), pp.423-436 (2009).
  14. S. Miwa, H. Ichibayashi, H. Irie, M. Goshima, H. Nakajo, and S. Tomita, Low-Complexity Bypass Network Using Small RAM, International Conference on Computer Design (CDES'08), pp.153-159 (2008).
  15. T. Yoshimura, K. Saito, H. Shimada, S. Miwa, Y. Nakashima, S. Mori, and S. Tomita, Three Quads : An Interconnection Network for Interactive Simulations, Asian Simulation Conference 2006, pp.362-366 (Oct 2006).

国際会議(ポスター)

  1. S. Miwa, and H. Honda, Memory Hotplug for Energy Savings of HPC systems, The International Conference for High Performance Computing, Networking, Storage and Analysis (SC15, poster presentation) (Nov 2015) (acceptance rate: 112/253=44%, best poster award finalists: 7/253=3%).
  2. Y. He, M. Kondo, T. Nakada, H. Sasaki, S. Miwa, and H. Nakamura, Runtime Multi-Optimizations for Energy Efficient On-chip Interconnections, The 33rd IEEE International Conference on Computer Design (ICCD'15) (poster presentation), pp.484-487 (Oct 2015).
  3. E. Arima, S. Miwa, T. Nakada, S. Takeda, H. Noguchi, S. Fujita, and H. Nakamura, Subarray Level Power-Gating in STT-MRAM Caches to Mitigate Energy Impact of Peripheral Circuits, 2015 52nd ACM/EDAC/IEEE Design Automation Conference (DAC), Work-in-Progress Session (poster presentation), (June 2015).
  4. K. Kim, S. Takeda, S. Miwa, and H. Nakamura, A Novel Power-Gating Scheme Utilizing Data Retentiveness on Caches, 2012 Great Lakes Symposium on VLSI (GLSVLSI'12) (poster presentation), pp.91-94 (May 2012).
  5. S. Mori, D. Okamura, H. Shimada, S. Miwa, Y. Nakashima, and S. Tomita, An FPGA-based Visualization Accelerator : VisA Pro, In Proceedings of International Symposium on Advanced Reconfigurable Systems (poster presentation) (2005).

国際ワークショップ

  1. M. Ohba, S. Miwa, S. Shindo, T. Tsumura, H. Yamaki, and H. Honda, Initial Study of Reconfigurable Neural Network Accelerators, The 7th International Workshop on Advances in Networking and Computing (poster presentation), pp.707-709, (Nov 2016).
  2. S. Shindo, M. Ohba, T. Tsumura, and S. Miwa, Evaluation of Task Mapping on Multicore Neural Network Accelerators, The 4th International Workshop on Computer Systems and Architectures, pp.415-421 (Nov 2016).
  3. E. Arima, T. Nakada, S. Miwa, S. Takeda, H. Noguchi, S. Fujita, and H. Nakamura, Fine-Grain Power-Gating on STT-MRAM Peripheral Circuits with Locality-aware Access Control, The Memory Forum (in conjunction with the 41st International Symposium on Computer Architecture), 5 pages (Jun 2014) (not archived).
  4. Y. He, H. Sasaki, S. Miwa, and H. Nakamura, Predict-more Router: A Low Latency NoC Router with More Route Predictions, The 3rd Workshop on Communication Architecture for Scalable Systems (CASS'13), pp.842-850 (May 2013).
  5. T. Komoda, S. Miwa, and H. Nakamura, Communication Library to Overlap Computation and Communication for OpenCL Application, The 17th International Workshop on High-Level Parallel Programming Models and Supportive Environment (HIPS'12), pp.560-566 (May 2012).
  6. P. Waskito, S. Miwa, Y. Mitsukura, and H. Nakajo, Parallelizing Hilbert-Huang Transform on GPU, The 2nd Workshop on Ultra Performance and Dependable Acceleration Systems (UPDAS'10), pp.184-190 (2010).
  7. M. Nakanishi, Y. Mitsukura, T. Tanaka, S. Miwa, and H. Nakajo, Extraction of horns in a noisy environment by EMD, Procs. of the International Workshop on Nonlinear Circuits and Signal Processing (NCSP'10), pp.333-336 (2010).
  8. J.Yao, H. Shimada, S. Miwa, and S. Tomita, Optimal Pipeline Depth with Pipeline Stage Unification Adoption, International Workshop on Advanced Low Power Systems, pp.3-9 (2007).

査読付き国内会議

  1. 有間 英志,薦田 登志矢,三輪 忍,野口 紘希,野村 久美子,安部 恵子,藤田 忍,中村 宏, OSの電力管理下におけるラスト・レベル・キャッシュのリーク削減手法の比較, 第25回 回路とシステムワークショップ 講演集,pp.402-407 (2012).
  2. 堀部 悠平,三輪 忍,塩谷 亮太,五島 正裕,中條 拓伯, ロード/ストアの命令アドレスによる選択的キャッシュ・ライン・アロケーション, 先進的計算基盤システムシンポジウム (SACSIS2011),pp.316-323 (2011).
  3. 太田 淳,三輪 忍,中條 拓伯, Dalvik アクセラレータ:Android 端末における Java アプリケーションの高速実行機構, 組み込みシステムシンポジウム (ESS2010),pp.13-22 (2010) (優秀論文賞受賞論文).
  4. 三輪 忍,張 鵬,横山 弘基,堀部 悠平,中條 拓伯, 小容量 CAM を用いたレジスタ・マップ表の回路面積削減, 先進的計算基盤システムシンポジウム (SACSIS2010),pp.329-338 (2010).
  5. Pulung Waskito,三輪 忍,満倉 靖恵,中條 拓伯, Hilbert-Huang 変換の並列化および GPU による高速化, 先進的計算基盤システムシンポジウム (SACSIS2010) ポスター・セッション, pp.139-140 (2010) (GPU チャレンジ 2010 自由課題部門 第2位)
  6. 堀部 悠平,三輪 忍,塩谷 亮太,五島 正裕,中條 拓伯, 選択的キャッシュ・ライン・アロケーションによるキャッシュの容量効率向上, 先進的計算基盤システムシンポジウム (SACSIS2010) ポスター・セッション, pp.121-122 (2010).
  7. 太田 淳,茂手木 貴彦,三輪 忍,中條 拓伯, Dalvik アクセラレータのための MIPS シミュレータを用いた評価環境, 先進的計算基盤システムシンポジウム (SACSIS2010) ポスター・セッション, pp.113-114 (2010).
  8. 小笠原 嘉泰,三輪 忍,中條 拓伯, SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替方式, 先進的計算基盤システムシンポジウム (SACSIS2009),pp.379-388 (2009).
  9. 小笠原 嘉泰,館 一平,三輪 忍,中條 拓伯, FPGA におけるマルチ SMT プロセッサの実装, 先進的計算基盤システムシンポジウム (SACSIS2008) ポスター・セッション,pp.29-30 (2008) (最優秀ポスター賞受賞論文)
  10. 三輪 忍,中條 拓伯, 圧縮されたパス情報を用いた分岐予測手法, 先進的計算基盤システムシンポジウム (SACSIS2008),pp.255-263 (2008).
  11. 尾形 幸亮,姚 駿,嶋田 創,三輪 忍,富田 眞治, ALU Cascading のための動的命令スケジューラ, 先進的計算基盤システムシンポジウム (SACSIS2008),pp.105-114 (2008).
  12. 三輪 忍,一林 宏憲,入江 英嗣,五島 正裕,富田 眞治, 小容量 RAM を用いたオペランド・バイパスの複雑さの低減手法, 先進的計算基盤システムシンポジウム (SACSIS2007),pp.265-274 (2007).
  13. 三輪 忍,福山 智久,嶋田 創,五島 正裕,中島 康彦,森 眞一郎,富田 眞治, パス情報を用いた分岐フィルタ機構, 先進的計算基盤システムシンポジウム (SACSIS2006),pp.315-323 (2006).
  14. 福山 智久,福田 匡則,三輪 忍,小西 将人,五島 正裕,中島 康彦,森 眞一郎,富田 眞治, スラック予測を用いた省電力アーキテクチャ向け命令スケジューリング, 先進的計算基盤システムシンポジウム (SACSIS2005),pp.123-132 (2005).
  15. 津邑 公暁,三輪 忍,五島 正裕,富田 眞治, 記憶構造観測のための神経網シミュレーション, 第20回 計測自動制御学会システム工学部研究会「人工生命の新しい潮流」, pp.111-114 (2000).

研究会・全国大会等

  1. 小野 貴継,垣深 悠太,三輪 忍,井上 弘士, 電力性能推定を目的としたインターコネクト・シミュレータTraceRPの開発, 情報処理学会技術研究報告 2017-HPC-161, No.15, pp.1-7, (2017).
  2. 高徳 真晴,八巻 隼人,三輪 忍,本多 弘樹, 動画トラフィックに着目したNIDSにおける文字列探索処理負荷削減手法の提案, 情報処理学会研究報告 2017-ARC-227, No.31, pp.1-7, (2017).
  3. 進藤 智司,松井 優樹,八巻 隼人,津邑 公暁,三輪 忍, 高電力効率なCNNアクセラレータ実現に向けたカーネルクラスタリングの応用の検討, 情報処理学会研究報告 2017-ARC-227, No.15, pp.1-9, (2017).
  4. 八巻 隼人,愛甲 達也,三輪 忍,本多 弘樹, パケット処理キャッシュにおける送信元IPアドレスに着目したミス削減手法に関する初期検討, 情報処理学会研究報告 2017-ARC-226, No.12, pp.1-8, (2017).
  5. 大場 百香,三輪 忍,進藤 智司,津邑 公暁,八巻 隼人,本多 弘樹, マルチコアニューラルネットワークアクセラレータにおけるデータ転送のブロードキャスト化, 情報処理学会研究報告 2017-ARC-225, No.28, pp.1-6, (2017).
  6. 石原 雅也,三輪 忍,八巻 隼人,本多 弘樹, ジョブ実行中の計算ノードにおけるDIMM待機電力削減手法の実装と評価, 情報処理学会研究報告 2017-HPC-158, No.1, pp.1-8, (2017).
  7. 進藤 智司,大場 百香,津邑 公暁,三輪 忍, ニューラルネットワークアクセラレータにおけるコア間通信量最小化のためのタスク配置手法, 情報処理学会研究報告 2016-ARC-221, No.38, pp.1-8, (2016).
  8. 大場 百香,三輪 忍,進藤 智司,津邑 公暁,八巻 隼人,本多 弘樹, 再構成可能なニューラルネットワークアクセラレータの提案と性能分析, 情報処理学会研究報告 2016-ARC-221, No.37, pp.1-8, (2016).
  9. 澁谷 俊憲,三輪 忍,塩谷 亮太,佐々木 広,八巻 隼人,本多 弘樹, ヘテロジニアス・プロセッサの設計探索手法の初期検討, 情報処理学会研究報告 2016-ARC-221, No.26, pp.1-7, (2016).
  10. 石原 雅也,三輪 忍,八巻 隼人,本多 弘樹, メモリホットプラグを用いたメインメモリの省電力化に関する初期検討, 情報処理学会研究報告 2016-HPC-155, No.22, pp.1-7, (2016).
  11. 西郷 雄斗,三輪 忍,八巻 隼人,本多 弘樹, リンクオフスレッショルドを有するON/OFFリンクの電力見積手法の初期検討, 情報処理学会研究報告 2016-HPC-155, No.18, pp.1-7, (2016).
  12. 石川 雄介,小柴 篤史,坂本 龍一,和田 康孝,三輪 忍,近藤 正章,並木 美太郎,本多 弘樹, 演算器におけるオペランド値を考慮したパワーゲーティングに関する初期検討, 情報処理学会研究報告 2015-ARC-217, No.14, pp.1-2, (2015).
  13. 有間 英志,三輪 忍,中田 尚,中村 宏, TLBミスペナルティ削減のための大容量LLCの利用法に関する初期検討, 情報処理学会研究報告 2015-ARC-214,No.8,pp.1-6 (2015).
  14. 三輪 忍,塩谷 亮太,佐々木 広, 回路資源の投入により電力効率を改善するプロセッサ・アーキテクチャ, 情報処理学会研究報告 2014-ARC-212,No.12,pp.1-9 (2014).
  15. 有間 英志,野口 紘希,中田 尚,三輪 忍,武田 進,藤田 忍,中村 宏, アクセスの局所性に着目したSTT-MRAMキャッシュの周辺回路の電源制御手法, 情報処理学会研究報告 2014-ARC-211,No.11,pp.1-6 (2014).
  16. 三輪 忍,塩谷 亮太,佐々木 広, ダーク・シリコン時代のプロセッサ・アーキテクチャに関する初期検討, 情報処理学会研究報告 2014-ARC-211,No.5,pp.1-7 (2014).
  17. 老子 裕輝,吉實 大輔,太田 淳,三輪 忍,中條 拓伯, FPGAを用いたDalvikアクセラレータの実装と評価, 情報処理学会研究報告 2014-EMB-33,No.3,pp.1-8 (2014).
  18. 酒井 崇至,薦田 登志矢,三輪 忍,中村 宏, 電力制約下における蓄電池を用いたHPCシステムの性能向上, 情報処理学会研究報告 2014-HPC-143,No.25,pp.1-6 (2014).
  19. 米澤 亮太,會田 翔,三輪 忍,中村 宏, 物理メモリの増減による電力制約下でのHPCシステムの性能向上, 情報処理学会研究報告 2014-HPC-143,No.24,pp.1-8 (2014).
  20. 會田 翔,三輪 忍,中村 宏, ロードバランスを考慮した電力制約下におけるCPUのDVFS制御, 情報処理学会研究報告 2014-HPC-143,No.23,pp.1-8 (2014).
  21. 三輪 忍,井上 聖等,中村 宏, ターボ・モード強化のための面積効率に優れたマイクロプロセッサとその設計手法, 情報処理学会研究報告 2014-ARC-208,No.12,pp.1-10 (2014).
  22. 重松 拓也,薦田 登志矢,中田 尚,三輪 忍,佐藤 洋平,植木 浩, 林越 正紀,清水 徹,中村 宏, 周期実行システムにおける中間データに着目した電力制御手法, 情報処理学会研究報告 2013-EMB-30,No.5,pp.1-8 (2013).
  23. 會田 翔,三輪 忍,中村 宏, 電力制約下におけるCPUとネットワークの電力制御協調手法, 情報処理学会研究報告 2013-HPC-140,No.1,pp.1-8 (2013).
  24. 井上 聖等,三輪 忍,中田 尚,中村 宏, ALUローテーションによるスーパスカラプロセッサの性能向上, 情報処理学会研究報告 2013-ARC-204,No.10,pp.1-10 (2013).
  25. 三輪 忍,會田 翔,安島 雄一郎,清水 俊幸,安里 彰,中村 宏, FX10におけるインタコネクト・コントローラの省電力化手法の初期検討, 情報処理学会研究報告 2012-ARC-202/2012-HPC-137,No.5,pp.1-10 (2012).
  26. 斎藤 和明,三輪 忍,中條 拓伯, バイパス専用ALUを用いる事による小面積高スループットプロセッサ, 情報処理学会研究報告 2012-ARC-202/2012-HPC-137,No.12,pp.1-6 (2012).
  27. 中田 尚,三輪 忍,中村 宏, NoC型メニーコア設計のための高速キャッシュシミュレーション, 情報処理学会研究報告 2012-ARC-202/2012-HPC-137,No.15,pp.1-6 (2012).
  28. 岩澤 直弘,薦田 登志矢,三輪 忍,中田 尚,中村 宏, ユーザの快適さを考慮した情報機器の動的電源制御, 第11回情報科学技術フォーラム(FIT2012), pp.277-278 (2012).
  29. 岡本 和也,薦田 登志矢,中田 尚,三輪 忍,佐藤 洋平,植木 浩,林越 正紀,清水 徹,中村 宏, 周期実行システムにおける省電力スケジューリングの初期検討, 情報処理学会研究報告 2012-EMB-26,No.4,pp.1-8 (2012).
  30. 井上 聖等,三輪 忍,中田 尚,中村 宏, レジスタ・ファイルと実行ユニットにおけるアクティビティ・マイグレーション, 情報処理学会研究報告 2012-ARC-201,No.11,pp.1-9 (2012).
  31. 浅見 公輔,倉田 成己,塩谷 亮太,三輪 忍,五島 正裕,坂井 修一, 命令グループごとのキャッシュ・パーティショニングの予備評価, 情報処理学会研究報告 2012-ARC-201,No.14,pp.1-11 (2012).
  32. 有間 英志,薦田 登志矢,三輪 忍,中村 宏, アイドル時のキャッシュ電源遮断における性能ペナルティ削減手法の実装, 情報処理学会研究報告 2012-ARC-201,No.15,pp.1-7 (2012).
  33. 薦田 登志矢,三輪 忍,中村 宏, CPU/GPU間データ通信向け先読み機構の検討, 情報処理学会研究報告 2012-ARC-201,No.25,pp.1-8 (2012).
  34. 三輪 忍,角崎 宏一,佐々木 広,中村 宏, CMPにおけるキャッシュ・データを考慮したスレッド・スケジューリング手法の初期検討, 情報処理学会研究報告 2012-ARC-200/OS-121,No.14,pp.1-8 (2012).
  35. 浅見 公輔,倉田 成己,塩谷 亮太,三輪 忍,五島 正裕,坂井 修一, 命令グループのワーキング・セットに着目したキャッシュ・マネジメント, 情報処理学会研究報告 2012-ARC-200/OS-121,No.13,pp.1-7 (2012).
  36. 浅見 公輔,倉田 成己,塩谷 亮太,三輪 忍,五島 正裕,坂井 修一, キャッシュの利用効率の向上に関する研究, 情報処理学会 第74回全国大会,pp.(1-61)-(1-62),(2012).
  37. 有間 英志,薦田 登志矢,三輪 忍,中村 宏, アイドル時のキャッシュ電源遮断による性能ペナルティとその削減手法, 情報処理学会研究報告 2012-ARC-198,No.2,pp.1-6 (2012).
  38. 金 均東,武田 清大,三輪 忍, 中村 宏, データ保持性を利用したキャッシュのパワーゲーティング手法, 情報処理学会研究報告 2012-ARC-198,No.1,pp.1-7 (2012).
  39. 武田 清大,三輪 忍,中村 宏, スリープ深度制御による動作時リーク電力削減, 電子情報通信学会技術報告,ICD2011-114(ポスター),pp. 69-69 (2011).
  40. 谷本 輝夫,佐々木 広,三輪 忍,中村 宏, メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング, 情報処理学会研究報告 2011-ARC-197 (HOKKE-2011),No.31,pp.1-7 (2011).
  41. 薦田 登志矢,三輪 忍,中村 宏, OpenCLを用いたパイプライン並列プログラミングAPIの初期検討, 情報処理学会研究報告 2011-ARC-197 (HOKKE-2011),No.10,pp.1-7 (2011).
  42. 角崎 宏一,佐々木 広,三輪 忍,中村 宏, キャッシュデータをマイグレーションするCMPにおけるスレッドマイグレーション, 電子情報通信学会技術研究報告 CPSY2011-27,pp.13-18 (2011).
  43. 横山 弘基,堀部 悠平,三輪 忍,中條 拓伯, データ符号化によるラスト・レベル・キャッシュの回路面積削減, 情報処理学会研究報告 2011-ARC-194,No.6,pp.1-4 (2011).
  44. 堀部 悠平,三輪 忍,塩谷 亮太,五島 正裕,中條 拓伯, 選択的キャッシュ・アロケーション:マルチスレッド環境におけるキャッシュ利用効率の向上手法, 情報処理学会研究報告 2010-ARC-190,No.1,pp.1-8 (2010).
  45. P. Waskito, S. Miwa, Y. Mitsukura, and H. Nakajo, Accelerating Hilbert-Huang Transform using GPU, 情報処理学会研究報告 2010-HPC-126,No.3,pp.1-8 (2010).
  46. 中西 正樹,満倉 靖恵,田中 聡久,三輪 忍,中條 拓伯, 経験的モード分解を用いた雑音環境下における警笛抽出手法, 電気学会研究会資料 産業計測制御研究会 IIC‐10‐071・073〜078,pp.19-22 (2010).
  47. 三輪 忍,中條 拓伯, スケジュールド命令キャッシュを用いた高速な命令供給手法, 情報処理学会研究報告 2009-ARC-185,No.6,pp.1-8 (2009).
  48. 堀部 悠平,張 鵬,小笠原 嘉泰,三輪 忍,中條 拓伯, メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法, 情報処理学会研究報告 2009-ARC-182/HPC-119 (HOKKE-2009),pp.91-96 (2009).
  49. 矢野 裕章,中西 正樹,三輪 忍,中條 拓伯, 並列/分散処理環境における組込み仮想マシンの実現可能性, 情報処理学会研究報告 2009-ARC-181,pp.75-80 (2009).
  50. 三輪 忍,中條 拓伯, 分岐予測精度改善のための決定的な分岐フィルタ機構, 情報処理学会研究報告 2008-ARC-179 (SWoPP 2008),pp.61-66 (2008).
  51. 平嶋 哲朗,嶋田 創,三輪 忍,富田 眞治, コンテキスト・ベース値予測を利用した分岐先予測器, 情報処理学会研究報告 2008-ARC-178,pp.1-6 (2008).
  52. 川原 崇宏,三輪 忍,嶋田 創,森 眞一郎,富田 眞治, 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装, 電子情報通信学会技術研究報告 RECONF2007-64〜82,pp.25-30 (2008).
  53. 嶋田 創,三輪 忍,富田 眞治, 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ, 情報処理学会研究報告 2007-ARC-175 ICT特別セッション,pp.67-70 (2007).
  54. 山口 明徳,三輪 忍,嶋田 創,森 眞一郎,富田 眞治, インタラクティブ流体シミュレータにおける力覚提示モデルに関する検討, 日本バーチャルリアリティ学会第12回大会論文集,日本バーチャルリアリティ学会 (2007).
  55. 野田 裕介,依藤 逸,三輪 忍,粂 直人,嶋田 創,森 眞一郎,富田 眞治, PCクラスタを用いた手術シミュレータにおける手術手技の連続性を考慮した高速化, 日本バーチャルリアリティ学会第12回大会論文集,日本バーチャルリアリティ学会 (2007).
  56. 嶋田 創,三輪 忍,富田 眞治, ビットベクタを利用した選択的命令再発行機構, 情報処理学会研究報告 2007-ARC-174 (SWoPP 2007),pp.67-72 (2007).
  57. 橋本 健介,嶋田 創,三輪 忍,幡生 安紀,森 眞一郎,富田 眞治, インタラクティブシミュレーションにおける遠隔操作フレームワークの実装, 情報処理学会研究報告 2007-HPC-111 (SWoPP 2007),pp.103-108 (2007).
  58. 依藤 逸,野田 裕介,吉田 智一,粂 直人,三輪 忍,嶋田 創,森 眞一郎,富田 眞治, 操作の連続性を考慮した手術シミュレータの高速化手法, 情報処理学会研究報告 2007-HPC-111 (SWoPP 2007),pp.127-132 (2007).
  59. 尾形 幸亮,姚 駿,三輪 忍,嶋田 創,富田 眞治, ALU Cascadingを行う動的命令スケジューラ, 情報処理学会研究報告 2007-ARC-173,pp.91-96 (2007).
  60. 川原 崇宏,野田 裕介,三輪 忍,嶋田 創,中島 康彦,森 眞一郎,富田 眞治, DVI-Dを用いた高速低遅延データ転送の実装と並列画像合成処理への応用, 平成18年度情報処理学会関西支部支部大会,pp.197-198 (2006).
  61. 野田 裕介,吉田 智一,三輪 忍,嶋田 創,中島 康彦,森 眞一郎,富田 眞治, 共役勾配法による手術シミュレータ高速化の予備評価, 平成18年度情報処理学会関西支部支部大会,pp.199-202 (2006).
  62. 福山 智久,三輪 忍,嶋田 創,五島 正裕,中島 康彦,森 眞一郎,富田 眞治, スラック予測を用いたクラスタ型スーパースカラ・プロセッサ向け命令ステアリング, 情報処理学会研究報告 2006-ARC-169 (SWoPP2006),pp.55-60 (2006).
  63. 吉村 知普,三輪 忍,嶋田 創,中島 康彦,森 眞一郎,富田 眞治, 中規模コモディティクラスタ向け相互結合網 Three Quads の提案, 情報処理学会研究報告 2006-ARC-167,pp.79-84 (2006).
  64. 岡村 大,野田 祐介,三輪 忍,嶋田 創,中島 康彦,森 眞一郎,富田 眞治, DVI による超高速単方向リンクを用いた並列ボリュームレンダリング, 情報処理学会研究報告 2006-SLDM-123,pp.97-100 (2006).
  65. 篠本 雄基,三輪 忍,嶋田 創,中島 康彦,森 眞一郎,富田 眞治, 汎用 GPU を用いたボリュームレンダリングにおけるテクスチャアクセスの改善, 平成17年度情報処理学会関西支部支部大会,pp.187-188 (2005).
  66. 篠本 雄基,三輪 忍,嶋田 創,中島 康彦,森 眞一郎,富田 眞治, 並列ボリュームレンダリングにおける投機的描画に関する考察, 情報処理学会研究報告 2005-ARC-164 (SWoPP2005),pp.145-150 (2005).
  67. 三輪 忍,永野 貴宣,五島 正裕,中島 康彦,富田 眞治, リカレントネットにおける移動ロボットのナビゲーション課題の学習, 平成15年度情報処理学会関西支部支部大会,pp.181-184 (2003) (学生奨励賞受賞論文)
  68. 津田 晃寿,三輪 忍,津邑 公暁,五島 正裕,富田 眞治, 学習による非同期連続状態機械の構成, 電子情報通信学会技術研究報告 CPSY2002-50 (SWoPP2002),pp.59-64 (2002).
  69. 三輪 忍,津田 晃寿, 津邑 公暁,五島 正裕,富田 眞治, コンダクタンスニューラルネットによるGSMの構成, 電子情報通信学会技術研究報告 CPSY2001-40 (SWoPP2001),pp.39-46 (2001).
  70. 津田 晃寿,三輪 忍,津邑 公暁,五島 正裕,富田 眞治, コンダクタンスニューロンモデルを用いた順序回路の実現, 電子情報通信学会技術研究報告 CPSY2001-39 (SWoPP2001),pp.31-38 (2001).

招待講演(シンポジウム)

  1. T. Ono, Y. Kakibuka, N. Jain, A. Bhatele, S. Miwa, and K. Inoue, Extending A Network Simulator for Power/Performance Prediction of Large Scale Interconnection Networks, Modeling and Simulation of HPC Architectures and Applications (the SIAM PP18 mini-symposium) (Mar 2018) (to appear).
  2. 三輪 忍,ハードウェアを増やしてコンピュータを省エネに,第78回情報処理学会全国大会,特別講演「IPSJ-ONE」 (Mar 2016) (講演内容はニコニコ生放送のアーカイブからご覧いただけます).
  3. S. Takeda, H. Noguchi, K. Nomura, S. Fujita, S. Miwa, E. Arima, T. Nakada, and H. Nakamura, Low-power cache memory with state-of-the-art STT-MRAM for high-performance processors, The 12th International SoC Design Conference, pp.153-154 (Nov 2015).
  4. S. Miwa, and H. Nakamura, Power Shifting between Networks and CPUs in HPC System, JST/CREST International Symposium on Post Petascale System Software (Dec 2014).
  5. M. Kondo, T. Cao, Y. He, Y. Wada, H. Honda, I. Miyoshi, Y. Inadomi, K. Fukazawa, K. Inoue, S. Miwa, and H. Nakamura, Power Management Framework for Post-Petascale Supercomputers, JST CREST International Symposium on Post Petescale System Software (Poster Session) (Dec 2014).
  6. 三輪 忍,ダーク・シリコン時代のプロセッサの省電力技術,組込みシステムシンポジウム(ESS2014),企画セッション「スマートタブレットの省電力」 (Oct 2014).
  7. H. Nakamura,T. Nakada,and S. Miwa,(Invited Paper) Normally-Off Computing Project : Challenges and Opportunities, The 19th Asia and South Pacific Design Automation Conference (ASP-DAC),Special Session 1S-1,pp.1-5 (Jan 2014).

招待講演(学内・企業内セミナー)

  1. 汎用ニューラルネットワーク計算のための超高電力効率な計算環境,人工知能が拓く新ビジネス創出セミナー2017,みなとパーク芝浦,港区,東京 (Mar 2017).
  2. ニューラルネットワーク計算の高速化手法とその最新動向,トリケップスセミナー,オームビル,千代田区,東京 (Feb 2017).
  3. スーパーコンピュータの電力管理 〜ポストペタスケールコンピューティングへの挑戦〜,第52回 情報システム学研究科談話会,電気通信大学 (Dec 2015).
  4. Network and Memory Power Management in High Performance Computing Systems, IBM Austin Research Labs, Austin, TX, USA (Nov 2015).
  5. ヘテロジニアスCMP:ダーク・シリコン時代の省電力アーキテクチャ,富士通株式会社 川崎工場,川崎,神奈川 (Apr 2015).
  6. Power Management for Exascale Computing, IBM Austin Research Labs, Austin, TX, USA (Feb 2014).

解説記事・会議レポート・書評

  1. 山田 浩史,大川 猛,勝 康夫,三輪 忍,遠藤 敏夫,多田野 寛人,高宮 安仁,窪田 昌史,鯉渕 道絃,五島正裕,SWoPP2015開催報告, 情報処理, Vol.56, No.12,pp.1220-1223 (2015).
  2. 三輪 忍,ビブリオトーク「THINK LIKE ZUCK 〜マーク・ザッカーバーグの思考法」,情報処理, Vol.56, No.5, pp.500-501 (2015).
  3. 中島 耕太,勝 康夫,三輪 忍,高野 了成,岩下 武史,吉川 隆英,多田野 寛人,松谷 宏紀,SWoPP新潟2014開催報告, 情報処理, Vol.55, No.12,pp.1415-1418 (2014).
  4. 三輪 忍,編集にあたって, 情報処理, Vol.54, No.7(小特集「ノーマリーオフコンピューティング」),pp.652-653 (2013).
  5. 中村 宏,中田 尚,三輪 忍,ノーマリーオフコンピューティング 〜期待と課題〜, 情報処理, Vol.54, No.7(小特集「ノーマリーオフコンピューティング」),pp.654-660 (2013).

その他

  1. インタビュー記事が河合塾みらいぶプラスに掲載 (Nov 2016).
  2. SC15の論文発表がマイナビニュースで報告 (Dec 2015).

特許

  1. 三輪 忍,太田 淳,中條 拓伯,「変換器及び変換方法」,特願 2010-234673.
  2. 和 遠,三輪 忍,中村 宏,「ルータ」,特願 2013-111244.

更新