研究紹介

研究略歴

早稲田大学在学時（成田研究室・笠 原研究室）よりこれまで、マルチプロセッサコンピュータによる並列処 理の研究に従事。効率良い並列処理に必要なコンピュータアーキテクチャ・シス テムソフトウェアに関する研究を行なう。博士課程在学時にはマルチプロセッサシステム OSCARを開発。またFortranプログラムを細粒度と粗粒度レベルの両方での並列処理をするための方式を考案しOSCAR上で実現した。その研究成果は、「Fortranプログラムの自動並列処理に関する研究」としてまとめ、学位(工学博士)を取得。

博士取得、山梨大学赴任後は,平成4,5,6,8,9年と文部省科学研究費の補助を受け、これまで並列化コンパイラの研究を進める一方、独自のプロセッサ間同期機構を備えたマルチプロセッサシステム OPASを開発し、同期オーバーヘッドの少ない細粒度並列処理を実現した。また、細粒度並列処理のための並列化支援システム、階層的並列性を活かしたCコンパイラ、ワークステーションクラスタ上でのHPFコンパイラ、ネットワーク上での画像・音声通信の研究を行なう。

平成7年6月より10ヶ月間、米国OGIにて、Prof. M. WolfeのSparseグループでNascentコンパイラプロジェクトに参加。

平成9年4月、電気通信大学大学院情報システム学研究科に転任。

並列処理学講座で取り組んでいる研究課題

• マルチグレイン並列処理方式
  今日の並列計算機はアーキテクチャ上階層的な並列性を備えています。すなわち、プロセッサ内の並列性、プロセッサ間での並列性、コンピュータノード間の並列性、さらにはネットワークレベルなどでの並列性です。一方プログラムにも階層的な並列性があり、命令レベルの並列性、ステートメントレベルの並列性、ループイタレーションレベルの並列性、プログラム部分間での並列性があります。並列実行制御やデータのローカリティを考慮し、アーキテクチャ上の並列性にプログラムの並列性をどのようにマッピングすると効率よい並列処理ができるかを探っています。
• プログラムの粗粒度レベル並列処理を実現する自動並列化コンパイラ
  並列処理では、高い並列処理効果が得られるよう、(a)プログラムをタスクに分割し,(b)タスク間の並列性を抽出し,(c)プロセッサへのタスクのスケジューリングを行い,(d)プロセッサ間で必要となるデータ通信コードを挿入する、といったことが必要で、これらを人手で行うには高いスキルと時間が必要です。特にプログラム全域にまたがる粗粒度タスク並列処理では人手による並列化は不可能といっても過言ではありません。これを自動的に行う自動並列化コンパイル方式の研究を行っています。
• プロセッサ間通信制御方式
  並列処理でもっとも厄介なもののひとつが、逐次処理の場合には発生しなかったプロセッサやコンピュータ間でのデータ通信によるオーバーヘッドです。ハードウェアの進歩によりデータ転送速度が速くなってきたとはいえ、データ通信を効率的に行わないと、並列処理をしても処理時間の短縮が全く得られないといったことも生じます。限られらネットワーク資源をいかに活用し通信によるオーバーヘッドを削減するか、通信帯域の優先割当てやスケジューリングについての研究を行っています。
• 並列処理方式の性能評価手法
  技術を開発するにはその有効性を正確に評価するための技法が必要となります。これまでにコンピュータシステム全体としての評価手法はありましたが、並列処理方式や並列化コンパイラなどを個別に評価する手法は確立していませんでした。現在、アドバンスド並列化コンパイラ研究の国家プロジェクトに参加し、その評価手法の開発を進めています。

発表論文リスト

Copyright (C) Hiroki HONDA, The University of Electro-Communications. 2001. All rights reserved.
First Drafted Apr. 1. 2001 / Last Revised Apr. 12, 2001
Hiroki HONDA / honda@is.uec.ac.jp