

MICS実験第一 J2課題

論理回路とVerilog-HDL

八巻隼人

(yamaki@uec.ac.jp)

西10号館-519


この実験資料について

- ダウンロード用 URL
 - http://www.hpc.is.uec.ac.jp/yamaki_lab/teaching-jp.html
 - 資料と共にsampleファイルが置いてあります。
授業で出てくるvファイルはここに入っているので参考にしてください。（./~.sc というスクリプトを実行するとiverilogコンパイルから実行まで一気に行ってくれます）
- 佐藤証先生の「J2課題解説スライド」がベース
 - 佐藤証先生のオリジナル→ <http://satoh.cs.uec.ac.jp/ja>




参考書

- 赤い本：
 - Verilog-HDL の勉強用
- 青い本：
 - ツールの使い方の勉強用



J2課題の目的

- ・論理回路の特性 / 設計技術を習得する



J2課題の実施方法

- ・ **対面実施（出席とります）**

- ・ 実施内容や課題は本資料に載っています

- 各問題のヒントも随時upします.

http://www.hpc.is.uec.ac.jp/yamaki_lab/teaching-jp.html

- わからないことがあったら私かTAにメールください

- 八巻 (yamaki@uec.ac.jp)

- TAの宮下くん (miyashita@hpc.is.uec.ac.jp)

実験の流れ

- 1 日目：～p43
ガイダンス，簡単な組み合わせ回路の設計
[問題1～3]
- 2 日目：～p60
順序回路の設計
[問題4]
- 3 日目：～p71
加減算回路の設計
[問題5～7]

レポート

記載内容と採点基準

- この資料の問題 1 ～ 7 を全て行い，その内容に考察を加えレポートとする
- 問題 1 ～ 7 全て回答できていることが修了の条件
- 例年，問題 7 まで解けずに単位を落とす人が結構います。
わからない部分は恐れず質問してください。

提出方法

- レポートをPDFファイルにまとめ WebClass 上で提出。
- 受付期間内なら何度でも再提出可。

受付期間

- 授業終了から 3 週間後の23:00まで
- 前半組： 8/10(月) の 23:00まで
- 後半組： 8/19(水) の 23:00まで

レポートに載せるべきもの

- 各問題で作成したプログラムの詳細（.vファイル）
- 問題を解くのに使った図（回路設計図，状態遷移図，真理値表）
- 問題1,2以外は信号波形の画面キャプチャ
- 上記を使ってどう問題を解いたか考察

目次

- ・ 本実験の内容とその意義（論理回路とハードウェア設計）
- ・ verilogの使い方
- ・ 簡単な組み合わせ回路（問題 1 ～ 3）
- ・ 順序回路（問題 4）
- ・ 加減算回路（問題 5 ～ 7）

本実験の内容とその意義

論理回路とハードウェア設計

論理回路とは

- デジタル回路の数学的モデル

- デジタル回路:** 1 と 0 のデジタル信号のみを用いて様々な計算をする回路
(一般的には電圧のHighとLowを 1 と 0 にデジタル化)

構成部品



のみ

トランジスタ(=スイッチ)

- アナログ回路:** 連続するアナログ信号を用いて様々な計算をする回路


構成部品



コンデンサ



抵抗



コイル



トランジスタ


デジタル回路の利点

アナログ回路


デジタル回路

- ある機能を実現したい場合，アナログ/デジタル回路どちらでも可だが

＜例えば加算器＞



アナログ回路



デジタル回路

- | | | | | |
|---|---------------|---|---|-----------------------------------|
| + | 回路構成自体は簡潔にできる | ↔ | - | トランジスタで構成するため複雑 |
| - | 集積化はしにくい | ↔ | + | 集積化できる！ → IC (Integrated Circuit) |
| - | 汎用化しにくい（専用回路） | ↔ | + | 汎用化できる！ → CPU |

ハードウェア？ソフトウェア？

- 文脈によりそれぞれが指す意味は多少異なる

一般的には

- ハードウェア：物理的実体を持つ機械部品。
例. CPU, メモリ, マウス, キーボード, ディスプレイ
- ソフトウェア：物理的実体を持たない構成要素. 主にプログラムのこと。
例. OS, アプリケーションプログラム, ドライバ

処理において使われる時（ハードウェア処理, ソフトウェア処理）

- ハードウェア：専用の論理回路による処理
- ソフトウェア：CPUによる（プログラムでの）処理

本実験の文脈はこちら

ハードウェアとソフトウェア 何が違う？

～ソフトウェア (CPU) の場合～

- CPUの強みは何でも (プログラムで記述すれば) 処理できる = **汎用的**
⇔ 何かの処理に特化しているわけではない

例えば…

- 次のような計算をCPUで実行する場合

$$x = (a \times 10 + 20) + (b \times 100 - 50)$$

- CPUでは以下のように実行に **5 命令 (5 サイクル)** を要する
乗算命令 → 加算命令 → 乗算命令 → 減算命令 → 加算命令

ハードウェアとソフトウェア 何が違う？

～ハードウェアの場合～


- その処理専用の回路（ASIC）を作れば高速に処理できる

例えば…

- 先ほどの例↓

$$x = (a \times 10 + 20) + (b \times 100 - 50)$$

- ハードウェアでは **1 サイクル** で計算が完了する



$x = (a \times 10 + 20) + (b \times 100 - 50)$ を計算する回路
(この回路は適当…)

Tips

ソート処理を考えてみると
より差がわかりやすい。

ソート処理はCPUの場合、
値の大小で入れ替えを繰り返すので結構なサイクルを
要する

一方でハードウェアの場合、
ソート回路に値を入れると
1サイクルで結果が得られる
超高速

ハードウェアとソフトウェア 何が違う？

～まとめと～

- ハードウェア処理は**超高速**
- また、(あまりにも複雑な処理でなければ) CPUやメモリを実装するより専用論理回路を実装したほうが**小規模**



小型とか超高速を重視する処理において有用

例えば…

- **動画像処理**
- **組み込み機器系（監視カメラ，IoTセンサとか）の処理**
- **ルータの packets 処理**

ハードウェア設計（この実験）

- ハードウェア（専用論理回路）はどうやって作る？

① まず仕様を満たす論理回路の設計図を作成する

- 仕様から状態遷移図・真理値表を描き、入出力の論理式を求める
- 導いた論理式をもとに回路図を作成

論理回路設計の講義でやった

② テストベンチを用いて設計した回路の動作を検証

- 回路作成には膨大なお金がかかるので失敗はできない
- シミュレーションにより回路が所望の動作をするか徹底的に検証


ハードウェア記述言語 verilog

③ 論理回路（実物）を作成

膨大なお金をかけて外注する

ハードウェア設計の③について

- 実物の回路を作ってもらうにはとにかくお金がかかる（数百万円～）
- そこで最近では **FPGA (Field Programmable Gate Array)** が出てきた
- FPGAは…
 - 論理回路を（外注せずとも）自作できるハードウェア
 - FPGAのお値段は数万円～
 - 回路を作る費用はタダ
 - しかも設計した論理回路を自分でPC上で焼ける
 - 何度でも焼き直し可能という夢のようなデバイス





FPGA（のイメージ）

Field Programmable Gate Array

- ゲート（トランジスタ）がアレイ（格子）状に配置されている
- Verilog で作成した回路となるようにFPGAのゲートを配線
→ 所望の論理回路を作成できる（配線しなおすことも可能）

FPGA（イメージ）



こういう回路を
作ってください


ハードウェア記述言語

verilog

Verilog-HDL の例：AND回路のモジュール (sample1.v)

- まずは以下のverilogプログラムを自分で作ってみましょう
コマンドラインで \$ vi sample1.v または \$ emacs sample1.v とし
以下を作成


```
module    sample1(s, a, b);    /* モジュール名(入出力端子)
    input  a, b;                /* 入力端子a, bの宣言
    output s;                    /* 出力端子sの宣言
    assign s = a & b;           /* s に a (and) b を接続
endmodule
```



Verilog-HDL の例： wireの使い方 (sample2.v)

- モジュール内で必要になる配線はwireで宣言
- assign文は出力や配線に接続するための構文（後述するregはassignを使わない）


```
module    sample2(s, a, b); /* モジュール名(入出力端子)
    input  a, b;             /* 入力端子a, bの宣言
    output s;                /* 出力端子sの宣言
    wire   w1, w2;          /* 配線w1, w2の宣言
    assign w1 = a & b;       /* w1 に a (and) b を接続
    assign w2 = a | b;       /* w2 に a (or) b を接続
    assign s = w1 & w2;      /* s に w1 (and) w2 を接続
endmodule
```



Verilog-HDL の例：モジュールの入れ子 (sample3.v)

- モジュール内で別モジュールを呼び出すことも可能


```
module    sample3(s, a, b); /* モジュール名(入出力端子)
    input  a, b;             /* 入力端子a, bの宣言
    output s;               /* 出力端子sの宣言
    wire   w1, w2;          /* 配線w1, w2の宣言
    sample1 m1(w1, a, b);    /* sample1モジュールを呼び出し
    sample1 m2(s, w1, w2);   /* 引数の順番はsample1.vと対応
    assign  w2 = a | b;      /* w2 に a (or) b を接続
endmodule
```



sample2のand回路を
sample1モジュールに
変えてみた

モジュールの実装→動作確認 (テストベンチ)

- 以上で簡単な回路ならもう記述できるようになりました
- モジュールが完成したら、その動作確認が必要
- 以下の回路なら、aとbにテスト信号を流し、正しいsが得られるか確認
a, bが(0,0), (0,1), (1,0), (1,1) の時、sが 0, 0, 0, 1 になるかどうか
- 作ったモジュールに手を加えて動作確認するのはよろしくない
そこで動作確認用のテストベンチモジュールを作る



Verilog-HDL の例 : sample1のテストベンチ (sample1_test.v)

テストベンチの場合、
入出力端子は作らない。
入力側をregで
(詳しくは後述)
出力側をwireで宣言。
間違いやすいので注意


モニタで指定した信号に
(今回ならx,y,z,stime)
変化があった場合に
ディスプレイ出力

C言語でいう
Printf

```
module    sample1_test;
  wire    z;
  reg     x, y;
  sample1 g1(z, x, y);
  initial                               /* イベントの生成
  begin
    $monitor(" %b %b %b", x, y, z, $stime);
    $display(" x y z                               time");
    x=0; y=0;                               /* 0サイクル目
    #50 y=1;                               /* 50サイクル目
    #50 x=1; y=0;                          /* 100サイクル目
    #50 y=1;                               /* 150サイクル目
    #50 $finish;                          /* 200サイクル目
  end
endmodule
```

テストイベント
今回は50サイクル毎に
入力値を変化

sample1_test (テストベンチモジュール)



iverilogを使った動作確認

- コンパイル

iverilog -o 実行ファイル名 -s トップモジュール名 コンパイルしたい.vファイル群

```
[ @blue99 sample]$ iverilog -o sample1 -s sample1_test sample1_test.v sample1.v
```

→ エラーが出なければsample1というファイルが作成される

- シミュレーションの実行

vvp 実行ファイル名 または 実行ファイルを直接指定 ./sample1

```
[ @blue99 sample]$ vvp sample1
```

a	b	s	time
0	0	0	0
0	1	0	50
1	0	0	100
1	1	1	150

→ 自分が意図した通りの結果となっているか確認

一致検出回路 (eq.v)

```
module    eq(s, a, b); /* 一致検出回路 */
  input   a, b;
  output  s;
  wire    na, nb, s1, s2;
  assign  na = ~a, nb = ~b;
  assign  s1 = a & b, s2 = na & nb;
  assign  s  = s1 | s2;
endmodule
```

各記号の意味


- ~: NOT演算
- &: AND演算
- |: OR演算

真理値表

a	b	s
0	0	1
0	1	0
1	0	0
1	1	1



入力a, bが一致した時に出力sが1

回路図



一致検出回路のテストベンチ (eqSim.v)

```
module eqSim;                                /* 一致検出回路の */
  wire s;                                    /* シミュレーション */
  reg x, y;                                  ← レジスタ宣言
  eq g1(s, x, y);                            ← モジュール呼び出し
  initial ← 制御記述
  begin
    $monitor(" %b %b %b", x, y, s, $stime);
    $display(" x y s time");
    x=0; y=0;
    #50 y=1;
    #50 x=1; y=0;
    #50 y=1;
    #50 $finish;
  end
endmodule ← 遅延
```



[テスト入力の時間変化]

波形確認ソフト

gtkwaveの使い方

まず事前準備

- ① テストベンチのプログラムに
以下の2行を追加

テストベンチ (~~Sim.v)のinitial文のbeginの次に、

```
$dumpfile("wave.vcd");  
$dumpvars(0, テストベンチのモジュール名);
```

- ② iverilog でコンパイル

```
[sa002394@blue24 ~]$ iverilog -o eq eq.v eqSim.v  
[sa002394@blue24 ~]$ ./eq  
VCD info: dumpfile wave.vcd opened for output.
```

→ **wave.vcd** が作成される

例: eqSim.v

```
module eqSim;  
    wire s;  
    reg x, y;  
    eq g1(s, x, y);  
    initial  
        begin  
            $dumpfile("wave.vcd");  
            $dumpvars(0, eqSim);  
            $monitor(" %b %b %b", x, y,  
                    s, $stime);  
            $display(" x y s time");  
            x=0; y=0;  
            #50 y=1;  
            #50 x=1; y=0;  
            #50 y=1;  
            #50 $finish;  
        end  
    endmodule
```

gtkwaveの起動

- 次のコマンドを実行して，gtkwaveが立ち上がることを確認


```
[sa002394@blue24 ~]$ gtkwave wave.vcd &
```

注意

gtkwaveで波形を確認するには，一度 iverilog でコンパイルし，『wave.vcd』を作成しないと見れません.


gtkwaveの使い方

- eqSimをクリックし，信号 s, x, y を Append
(ここでは複数まとめてAppendしているが，1個ずつでもよい)



gtkwaveの使い方

- eq モジュールの各信号の波形をシミュレーションできる
(マウスでクリックすると、その時点での値を確認できる)




別回路の波形も確認してみよう

```
module    eq2(s, a, b);  
  input   a, b;  
  output  s;  
  wire    s1, s2;  
  assign  s1 = ~(a & b), s2 = a | b;  
  assign  s  = ~(s1 & s2);  
endmodule
```

真理値表


A	B	A=B
0	0	1
0	1	0
1	0	0
1	1	1

回路図



別回路の波形も確認してみよう

```
module eqSim2;  
  wire    s;  
  reg     x, y;  
  eq2     g(s, x, y);  
  
  initial  
  begin  
    $monitor( " %b %b", g.s1, g.s2, $stime);  
    $display("g.s1 g.s2 time");  
    x=0; y=0;  
    #50 x=1;  
    #50 y=1;  
    #50 x=0;  
    #50 $finish;  
  end  
endmodule
```



簡単な組み合わせ回路 (課題)

問題 1

- モジュール eq の動作検証を eqSim を用いて行い，出力結果が正しくなるかどうか確認せよ．なお，検証には\$monitorを用い，x, y, s をCUI上に表示して確認すること．
- また，eqSimを改良し，eqモジュールの内部信号であるs1, s2を\$monitorでCUI上に表示できるようにせよ．
\$monitor文において，入れ子となっているモジュールの内部信号を観測するには“モジュール名.信号名”を使う．例として，p.35のeqSim2の\$monitor文，\$display文を参考にせよ．

問題 2

- 入力信号 a, b, c, d を受け取り, $a = b$ と $c = d$ がともに成り立つとき出力信号 s を 1 に, それ以外のとき s を 0 にする回路を設計し, p23の図を参考にモジュール図を描け.

問題 3

- 問題 2 で設計したモジュールのテストベンチを作成し，動作検証せよ．動作検証は，`gtkwave` を用いて，入出力信号の波形を GUI 表示して確認すること．

順序回路

組み合わせ回路と順序回路



- **組み合わせ回路**：現在の入力のみによって出力が一意に決まる
ここまで作成してきた回路は全て組み合わせ回路
- **順序回路**：過去の入力により出力が変化する
→ すなわちデータを**記憶している**

Dフリップフロップ

最も単純な順序回路

クロック信号に同期して出力を生成

従って次の周期に達するまでは入力に変化しても出力は不変
＝ 前周期の入力が次周期まで記憶される



Verilogでの順序回路作成

- レジスタ(reg)とalways文を使うことで、順序回路を作成できる
 - レジスタ…値を保存できる極小のメモリ

wireが配線だったのに対し、レジスタ(regとして宣言)はデータを格納する箱のイメージ
 - always文…**always @(イベント) 処理内容**

“イベントが起こる時、毎回 処理内容 を実行する” という構文

Dフリップフロップ (Delay Frip Frop)

クロック信号生成モジュール *clk*

```
module      clk(ck);  
  output    ck;  
  reg       ck;  
  initial  ck = 0;  
  
  always #50 ck = ~ck;  
endmodule
```

Reg の値を
output したい時
同じ名前で定義
してもよい

50サイクル経過する度に *ck* の値を反転



ck が下がった瞬間の入力 *D* が出力 *Q*

Dフリップフロップ *dffn*

```
module      dffn(Q, D, ck);  
  input     D, ck;  
  output    Q;  
  reg       Q;  
  initial  Q = 0;  レジスタの初期化  
  always @(negedge ck) Q = D;  
endmodule
```


ck が下がる度にその時の *D* を *Q* に保存

タイムチャート



Dフリップフロップのテストベンチ


```
module      dffnSim;
  reg       i;
  wire      o;
  clk       clk1(ck);
  dffn      dffn1(o, i, ck);
  initial
    begin
      $monitor(" %b %b %b",
                ck,i,o,$stime);
      $display("ck i o time");
      i = 0;
      #100 i = 1;
      #200 i = 0;
      #100 $finish;
    end
endmodule
```




もう少し複雑な順序回路：1ビットの記憶回路

- 制御信号 I でD-FFへの書き込みを制御


```
module r1( q, I, d, ck );  
  input  I, d, ck;  
  output q;  
  wire  nl, s1, s2, d1;  
  dffn  f( q, d1, ck );  
  assign nl = ~I;  
  assign s1 = nl & q, s2 = I & d;  
  assign d1 = s1 | s2;  
endmodule
```



$I = 0$ のとき q を保持



$I = 1$ のとき d を書き込み



仕様からverilogで回路を作成するには？

- 前頁のように回路図が与えられれば，もうverilogで書けるはず
- それでは与えられた仕様から回路図を作るには？
(論理回路の講義の復習)
 1. まず仕様から状態遷移図・真理値表を作成
 2. 出力と次遷移状態を，入力と現遷移状態の論理式で表す
(真理値表からカルノー図を用いて求める)
 3. 得られた論理式から回路図を作成
 4. 回路図をverilogで書き直す
- 次ページでは例として，**“スイッチaが押された状態でclkが立ち下がると，3クロックの間，1を出力する回路”**をverilogで作成する

逐次制御回路 (仕様→状態遷移表・遷移図)

- 仕様：
 - スイッチaが押された状態でclkが立ち下がると，3クロックの間，1を出力
- パラメータ：
 - 入力a
 - 出力b
 - 現在の状態s1s0
 - 次の状態s1's0'


状態遷移表 m1

		現在の状態s1s0			
		00	01	10	11
入力 a	0	00/0	10/1	11/1	00/1
	1	01/0	10/1	11/1	00/1

次状態 $s1's0'$ / 現在の出力 b

現在状態が00の時
出力bは0
入力aが1なら
次の状態01に遷移

状態01, 10, 11の時は
出力bが1となる
入力aは0でも1でも
次の状態に遷移




逐次制御回路 (状態遷移図→真理値表)

- 得られた状態遷移表, 状態遷移図を基に真理値表を描く

状態遷移表 m1

		現在の状態 $s_1 s_0$			
		00	01	10	11
入力 a	0	00/0	10/1	11/1	00/1
	1	01/0	10/1	11/1	00/1

次状態 $s_1' s_0' / b$ 現在の出力



真理値表

a	s_1	s_0	b	s_1'	s_0'
0	0	0	0	0	0
1	0	0	0	0	1
x	0	1	1	1	0
x	1	0	1	1	1
x	1	1	1	0	0

x は don't care と言って,
0でも1でもどちらでも良いという意味

don't care でまとめるのが難しいなら
 $a=0, a=1$ の2行に分けて描いても良い

逐次制御回路 (真理値表→論理式化)

- b, s1', s0' それぞれに関して**カルノー図**を作成し論理式化
- 状態s1s0の00 01 11 10という順番に注意
- カルノー図でまとめられる単位は1, 2, 4…
なので1×1や1×2, 2×2でまとめる

真理値表

a	s1	s0	b	s1'	s0'
0	0	0	0	0	0
1	0	0	0	0	1
x	0	1	1	1	0
x	1	0	1	1	1
x	1	1	1	0	0

カルノー図 (b)

		状態s1s0			
		00	01	11	10
入力 a	0	0	1	1	1
	1	0	1	1	1

カルノー図 (s1')

		状態s1s0			
		00	01	11	10
入力 a	0	0	1	0	1
	1	0	1	0	1

カルノー図 (s0')

		状態s1s0			
		00	01	11	10
入力 a	0	0	0	0	1
	1	1	0	0	1

$$b = s0 + s1$$

$$s1' = \overline{s1} \cdot s0 + s1 \cdot \overline{s0}$$

$$s0' = a \cdot \overline{s0} + s1 \cdot \overline{s0}$$

逐次制御回路 (論理式→回路図・実装)

$$s1' = \overline{s1} \cdot s0 + s1 \cdot \overline{s0}$$

$$s0' = a \cdot \overline{s0} + s1 \cdot \overline{s0}$$


$$b = s1 + s0$$

今回は状態 $s1s0$ で
2bit分のFFが必要



2個のFFを中心に
 $b, s1', s0'$ を信号で
接続する

```
module m1( b, a, ck );
  input  a, ck;
  output b;
  wire  ns1, ns0, s1, s0, d1, d0, c1, c2, c3;
  dffn   f1( s1, d1, ck ), f2( s0, d0, ck );
  assign ns1 = ~s1, ns0 = ~s0;
  assign c1  = s1 & ns0, c2 = ns1 & s0,
         c3  = a & ns0;
  assign d1  = c1 | c2, d0 = c1 | c3,
         b   = s1 | s0;
endmodule
```



図が描けたら
verilogで
書き直すだけ

問題 4

- 以下の状態遷移表m2に従って動く回路m2の状態遷移図を書き、回路を設計せよ.
- なお、回路m2は、初期状態 0 において入力 a に 1 が入力された状態でクロックが立ち下がると、状態 1 に遷移する.
以降、同様の操作が行われる度に状態 2, 3 と遷移し、最終的に出力 b から 1 を出力し、初期状態 0 に戻る.
- 回路m2とそのテストベンチを実装し、シミュレーションで動作を確かめよ. ただし、回路m2の状態は、reg ではなく、2個のdffn を用いて実装すること.
- 上記のシミュレーション結果の何をもって動作確認としたのかも説明せよ.

状態遷移表 m2

		現在の状態s			
		0	1	2	3
入力 a	0	0/0	1/0	2/0	3/0
	1	1/0	2/0	3/0	0/1


次状態 s' / b 現在の出力

加減算回路


多ビットデータの表現

- 多ビットのデータは, $x[3:0]$ のように配列で表す ($=x[3]x[2]x[1]x[0]$ の4bit値)
- Parameter 宣言を使うことでビット数を容易に変更できる

```
module eor4( z, x, y );  
  input  [3: 0]  x, y;  
  output [3: 0]  z;  
  wire  [3: 0]  nx, ny, z1, z2;  
  assign nx = ~x, ny = ~y;  
  assign z1 = x & ny, z2 = nx & y,  
         z  = z1 | z2;  
endmodule
```



```
module eorn( z, x, y );  
  parameter n = 8;  
  input  [n-1: 0]  x, y;  
  output [n-1: 0]  z;  
  wire  [n-1: 0]  nx, ny, z1, z2;  
  assign nx = ~x, ny = ~y;  
  assign z1 = x & ny, z2 = nx & y,  
         z  = z1 | z2;  
endmodule
```



eorn #4 e(g, a, b)
と呼び出すことで
n=4に指定を変えることも可能

ビットベクトル

- { } で信号を囲むことで複数の信号をまとめることが可能
 - 例えば, $x[3:0]$ というのは $\{x[3:2], x[1:0]\}$ $\{x[3], x[2], x[1], x[0]\}$ と同じ
 - ビットベクトルを使うとシフト操作等が実現できる
 - 左シフト : $\{x[2:0], 1'b0\}$ 左巡回シフト : $\{x[2:0], x[3]\}$
 - 右シフト : $\{1'b0, x[3:1]\}$ 右算術シフト : $\{x[3], x[3:1]\}$
 - ※ $1'b0$ というのは1桁のb(2進数)の0という意味
 - 例えば2進数の11も $2'b11$ と書かないと10進数の11扱いされてしまう

```
module lshift( y, x );  
  input  [3:0]  x;  
  output [3:0]  y;  
  assign y = {x[2:0], 1'b0};  
endmodule
```

左1bitシフトのモジュール例

問題 5 の前提知識 1 (加算回路の設計)

桁上げ $cu = a \& b \mid b \& c \mid c \& a$

和 $s = a \& \sim b \& \sim c \mid \sim a \& b \& \sim c \mid \sim a \& \sim b \& c \mid a \& b \& c$
 $= a \wedge b \wedge c$


- 全加算器(Full Adder)は下からの桁上げを考慮した3入力の加算器

a	b	c	cu	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


$$cu = a \cdot b + a \cdot c + b \cdot c$$

$$s = a \cdot \bar{b} \cdot \bar{c} + \bar{a} \cdot b \cdot \bar{c} + \bar{a} \cdot \bar{b} \cdot c + a \cdot b \cdot c$$


加法標準形



XORによる構成




記号



問題 5 の前提知識 2 (加算回路の設計)


- 1ビット全加算器の場合 (前頁を参考に)

```
module fa( cu, s, a, b, ci);  
  input  a, b, ci;  
  output cu, s;  
  assign s = a ^ b ^ ci;  
  assign cu = a & b | b & ci | a & ci;  
endmodule
```



- 4ビット加算器を作るには？

```
module add4( cu, s, x, y, ci );  
  input [3: 0] x, y;  
  input      ci;  
  output      cu;  
  output [3: 0] s;  
  wire [3: 0] c;  
  fa  
    a3( cu, s[3], x[3], y[3], c[3]),  
    a2( c[3], s[2], x[2], y[2], c[2]),  
    a1( c[2], s[1], x[1], y[1], c[1]),  
    a0( c[1], s[0], x[0], y[0], ci);  
endmodule
```



1011
+0011

01110

問題 5 (加算回路の設計)

- 前頁による実装では n ビットの加算器は作れない．なぜなら，faモジュールを n 個宣言することがverilogではできないからである．では， n ビット加算器はどうすれば実装できるか？faモジュールを用いずにビットベクトルを使って n ビット加算器を作成せよ．
- このモジュールはadd4 のように、最上位の桁上げcu と、最下位に加えるci を持つこと．
- さらに、シミュレーションにより評価せよ．

(ヒント)

問題を解く肝になるのは，add4の”fa a3(~), a2(~)…a0(~);”の部分の
いかにビットベクトルを用いて書き直すかである．次ページを参考に
考えてみてください．

例：4 bit加算器の場合

- 入力
被加数 $x[3:0]$, 加数 $y[3:0]$, 最下位の桁上げ c_i
- 出力
加算結果 $s[3:0]$, 最上位の桁上げ c_u
- 途中の桁上げ $c[3:0]$
 $c[3] \cdots 3$ 桁目からの桁上げ, $c[2] \cdots 2$ 桁目からの桁上げ
 $c[1] \cdots 1$ 桁目からの桁上げ, $c[0] \cdots 0$ 桁目からの桁上げ (= c_i)

$$x[3] + y[3] + c[3] = \begin{array}{|c|c|} \hline & \\ \hline \end{array} \begin{array}{|c|c|} \hline & \\ \hline \end{array}$$

$c_u \quad s[3]$

$$x[2] + y[2] + c[2] = \begin{array}{|c|c|} \hline & \\ \hline \end{array} \begin{array}{|c|c|} \hline & \\ \hline \end{array}$$

$c[3] \quad s[2]$

$$x[1] + y[1] + c[1] = \begin{array}{|c|c|} \hline & \\ \hline \end{array} \begin{array}{|c|c|} \hline & \\ \hline \end{array}$$

$c[2] \quad s[1]$

$$x[0] + y[0] + c[0] = \begin{array}{|c|c|} \hline & \\ \hline \end{array} \begin{array}{|c|c|} \hline & \\ \hline \end{array}$$

$c[1] \quad s[0]$



$$\left. \begin{array}{l} x[3] \& y[3] \mid x[3] \& c[3] \mid y[3] \& c[3] = \text{cu} \\ x[2] \& y[2] \mid x[2] \& c[2] \mid y[2] \& c[2] = c[3] \\ x[1] \& y[1] \mid x[1] \& c[1] \mid y[1] \& c[1] = c[2] \\ x[0] \& y[0] \mid x[0] \& c[0] \mid y[0] \& c[0] = c[1] \end{array} \right\}$$

$$\left. \begin{array}{l} x[3] \wedge y[3] \wedge c[3] = s[3] \\ x[2] \wedge y[2] \wedge c[2] = s[2] \\ x[1] \wedge y[1] \wedge c[1] = s[1] \\ x[0] \wedge y[0] \wedge c[0] = s[0] \end{array} \right\}$$



- 4桁からn桁に拡張した場合どういう式になる？
- 4つの式をビットベクトルでまとめると？

条件付き assign文


assign 変数= 条件? 条件が1(真) のときの値:
条件が0(偽) のときの値;

- 条件はC言語と同じ $>$, $<$, $>=$, $<=$, $==$, $!=$, $<=$ などが, またその論理積($\&\&$)や論理和($\|\|$)などが利用できる


assign z = c? x: 0;



assign z = c? x: y;




assign z = c? x:
d? y: w;




問題6 (n ビットレジスタ)

- クロック同期して動作し、以下に示す仕様を満たす n ビットレジスタのモジュール r を設計し、シミュレーションにより評価せよ.
 - ちなみに 1 ビットレジスタの例は P.45 に載せている.
 - この問題では、P.45 の 1 ビットレジスタに対して
 - ① データのビット幅を n ビットに拡張
 - ② セレクタを用いて回路をより簡単化 すること
-
- データ入力: d, ck
 - 制御信号入力: $load$
 - データ出力: q
 - 動作:
 - $load = 0$ のとき $q = q$
 - $load = 1$ のとき $q = d$

問題6 (n ビットレジスタ)




問題6 (n ビットレジスタ)



load=1の時 $q = d$

load=0の時 $q = q$

問題6 (n ビットレジスタ)



load=1の時 $q = d$

load=0の時 $q = q$

問題 7 (加減算回路の設計)

- 問題5の加算回路をベースに、以下の仕様の n 桁の加減算回路のモジュールを設計し、シミュレーションにより評価せよ。ただし負の数は2の補数表現とする。
 - 数の入力： n 桁の整数 x, y
 - 制御信号入力： k
 - 出力： 桁上げ cu と n 桁の和 s
 - 動作：
 $k = 0$ のとき $s = x + y$
 $k = 1$ のとき $s = x - y$

負数を2の補数で表したとき、 $x - y = x + \overline{y} + 1$ である。したがって、 k の値によって y と $\overline{y}$ の何れかを選ぶ選択回路の出力と x を加算すればよく、1の加算には、桁上げ入力を使う。