

# NoCAAlert: An On-Line and Real-Time Fault Detection Mechanism for Network-on-Chip Architectures

著者： Andreas Prodromou, Andreas Panteli, Chrysostomos Nicopoulos, Yiannakis Sazeides

出典： *Proceedings of the International Symposium on Microarchitecture (MICRO '12)*, pp.60-71, 2012.

発表者： 高性能コンピューティング講座 本多・近藤研究室 1353030 松村 正隆

## 1 研究背景

現在のプロセッサにおける性能向上方法は、シングルコアの演算能力向上が電力等の理由から限界に達したため、マルチコア化による並列処理に変わっている。しかし、コア数が増えるにつれて各コア間を結ぶリンクは複雑化し、通信性能の低下や設計の複雑化、実装面積のオーバーヘッドなどの問題が生じた。そこで近年では *Network-on-Chip(NoC)* によるコア間接続が注目されている。NoCの概略図を図1に示す。

個々の四角がコアを表しており、それらを線で描かれたリンクで結んでいる。NoCは各コアにルータを内蔵し、他のコアからのデータはルータを介してパケットの形で伝送される。目的のデータが隣接コア以外の場合、データは複数のルータを経由 (*hop*) して伝送される。この点が従来の通信方式との最大の違いである。NoCはコア内に演算部と通信部が内蔵されたモジュール構造のため、新たにコアを追加する場合も簡単に設計できる上、コア間の接続も複雑化しないために高いスケーラビリティがある。しかし、通信に複数のルータを経由する仕組みのため、どこか1つのルータが故障してしまうだけでシステム全体が機能不全に陥る可能性がある。そこで、NoCの信頼性向上は今後のプロセッサの発展に不可欠と言える。




図1: NoC 概略図

## 2 目的

本論文ではNoCの信頼性向上のため、ルータで発生したエラーを検出するシステムを考案する。システムに求められる要件を次に示す。1) システムに影響するエラーは可能な限り検出する。2) エラー発生後はなるべく早く検出する。3) 演算能力・面積・消費電力の面で、オーバーヘッドをなるべく小さくする。これらの要件を満たすシス

テムとして、NoCAAlertを提案する。

## 3 NoCAAlert

### 3.1 概要

NoCAAlertはルータ内で発生したエラーを検出するシステムである。NoCAAlertの大きな特徴は、NoCを構成する個々のモジュールの機能に対応した専用のエラー検出器を用いる点にある。その際、エラー検出の指標となるのがハードウェアの合法性と固有ルール侵害である。

### 3.2 ハードウェアの合法性と固有ルール侵害

NoCAAlertで用いる概念の“ハードウェアの合法性”と“固有ルール侵害”について説明する。

**ハードウェアの合法性:** ハードウェアの機能から見た時に、その出力があり得るものなのかを示す。あり得ない出力がされた場合を「違法」とする。

**固有ルール侵害:** ハードウェアの合法性で違法とされた状態を指す。例えばNoC内のルータ間の通信で、対象と異なるルータに対して出力を行った場合、それは「違法」であり、ルータにおける「固有ルール侵害」となる。

### 3.3 NoCAAlertにおけるエラー検出方法

NoCルータで発生するシステムに影響するエラーは、必ず前述した固有ルール侵害を引き起こす。そのため、NoCAAlertはNoCルータを構成する全ての要素において固有ルールを調査し、それに応じたエラー検出回路を実装する。全ての構成要素はモジュール化され、階層構造になっているため、下位階層からボトムアップで固有ルールを調査していけば全ての固有ルールが求まる。実際に8×8のメッシュ構成のNoCを調査したところ、32個の固有ルールが見つかった。図2のアービタを用いて、固有ルールとその検出回路を例示する。

アービタはルータ間で同じ経路を使うパケットが存在する場合、それらが競合しないようにパケット伝送リクエストに対して常に一つのリクエストだけパケットを流せるように調停する役割を持つ。図2ではリクエストがある場合を1、ない場合を0とし、リクエストしたパケットが伝送される場合は1、されない場合を0としている。アービタの固有ルールは1) リクエストがないのに認証してはならない、2) 認証できるのは常に1つのみ、3) 1つのリクエストは1つの認証しかできない、4) 1つ以上の




図 2: アービタ概略図




図 3: アービタの固有ルールチェック回路

リクエストがある場合1つの認証をしなくてはならない、の複数ある。これらの固有ルールをチェックする回路を図3に示す。図3の回路は入力の NOT と出力の AND を取り、アービタの固有ルール侵害が発生すると1を出力する。このように、各コンポーネントが持つ固有ルールをチェックする回路を実装してエラー検出を行う。

## 4 実験方法

提案手法の効果を調べるため、GARNET cycle-accurate NoC シミュレータを用いた性能測定と、Synopsys Design Compiler を用いたハードウェアの実装オーバーヘッド調査を行った。比較対象として、最新のエラー検出システムである ForEVeR[1] と比較した。NoC のモデルは  $8 \times 8$  のメッシュ構成で、65nm プロセスのライブラリを用いた。

想定したエラーは制御信号におけるシングルビット反転で、これを NoC ルータの全てのモジュールにおける入力、出力の両方に発生させた。これより、総エラー発生箇所は 11808 個となった。更に、ネットワークの状態によってエラーが引き起こす影響は変化すると考えられる。例えばアービタでシングルビット反転が起こっても、NoC の通信が活発な場合、他にも送信リクエストがあるのでエラーが隠ぺいできる可能性があるため、ネットワーク稼働率とエラー注入タイミングの条件も加えた。まず、ネットワークの稼働率 (node/flit/cycle) を 10% から 40% まで、5% 刻みの 7 通りで変化させ、更に NoC でアプリケーションが開始された後のエラー発生タイミングを 0 サイクル後、32K サイクル後、64K サイクル後の 3 通りとした。これより、総実験ケースは  $11808 \times 7 \times 3 \approx 248K$  となった。

## 5 結果

図4に注入されたエラーがどのように検出されたのかを示す。図中の3種類のエラーについて説明する。

True Positive: システムに影響するエラーで、検出器が正しく検出できたもの。

True Negative: システムに影響しないエラーで、検出器が検出しなかったもの。

False Negative: システムに影響しないエラーにも関わらず、検出器が検出してしまったもの。




図 4: 注入されたエラーにおける検出のされ方の割合




図 5: 各手法におけるエラー検出のレイテンシ

また、エラーのケースとしては「システムに影響するの、チェッカが検出できなかったエラー。」という、いわゆる「検出漏れ」があるが、提案手法と従来手法の両方もこのケースは 0% だった。どちらの手法もシステムに影響を及ぼすエラーは漏れなく検出できているが、提案手法は従来手法よりも True Negative の割合が僅かに少ない。これは、従来手法のエラー検出方法がある程度の時間的な区切りをつけて、その区切りをまとめてエラーチェックする方法なのが原因である。システムに影響しないエラーは時間経過とともに消滅するため、従来手法のエラーチェック方法のほうが有利となるためである。

次に、図5に各手法におけるエラー検出のレイテンシを示す。横軸はエラー発生から検出にかかったサイクル数で、縦軸は総エラーに対する割合である。これより、提案手法は 97% のエラーを発生と同サイクルに検出している上、全てのエラー検出を 64 サイクル以下で行っている。一方で従来手法はエラー検出に 2000 サイクル以上かけているものが 60% 近くある。

最後に、オーバーヘッドを調査した結果、面積オーバーヘッドは 3% 程度、消費電力オーバーヘッドは 0.7% 程度、クリティカルパスオーバーヘッドは 1% 程度と、極めて低いオーバーヘッドで提案手法を実現できることが判明した。

## 6 まとめ

提案手法は従来手法と同等の検出率でありながら、高速にエラーを検出でき、オーバーヘッドも小さいことがわかった。

## 参考文献

[1] R. Parikh and V. Bertacco., “Formally enhanced run-time verification to ensure noc functional correctness.”, In Proc. of the International Symposium on Microarchitecture (MICRO), 2011.